個日本国特許庁(JP)

10 特許出願公開

◎ 公開特許公報(A) 平3-185736

Sint. Cl. 5

識別配号

庁内整理番号

❸公開 平成3年(1991)8月13日

H 01 L 21/336 29/784

> 9056-5F H 01 L 29/78 3 1 1 P 審査覇求 未請求 請求項の数 8 (全8頁)

9発明の名称 半導体装置の製造方法

②特 願 平1-324579

20出 願 平1(1989)12月14日

@発明者 Ш 成 利 @発 明 者 近藤 茂 樹 ②発明 英 正 勿出 面 キャノン株式会社 個代 理 人 弁理士 福森 久夫

東京都大田区下丸子3丁目30番2号 キャノン株式会社内 東京都大田区下丸子3丁目30番2号 キャノン株式会社内 東京都大田区下丸子3丁目30番2号 キャノン株式会社内 東京都大田区下丸子3丁目30番2号

明一概音

1. 発明の名称

半導体装置の製造方法

- 2. 特許舗求の範囲
- (1) 絶録基体上に、結晶性半導体溶膜を形成して成る半導体装置の製造方法において、前記結晶性半導体溶膜の上下両側に、水素の拡散にたいいでは、第2の絶過膜をそれぞれ形成する工程と、前記結晶性半導体溶膜中に水素を導入する工程と、光を照射し、前記結晶性半導体溶膜の粒界近傍または界面近傍の局所部分のみを加熱する工程と、を含むことを特徴とする半導体装置の製造方法。
- (2)前記第1、第2の絶縁膜の形成工程は、減 ECVD法、あるいは、プラズマCVD法により 登化シリコン膜を形成する工程であることを特徴 とする請求項1記載の半導体装置の製造方法。
- (3)前記第1、第2の絶縁膜の形成工程は、ブ ラズマCVD法により登化酸化シリコン膜を形成 する工程であることを特徴とする請求項1記載の

半導体装置の製造方法。

- (4)前記結晶性半導体障膜材料が、シリコンで あることを特徴とする譜泉項1ないし語泉項3記 銀の半導体装置の製造方法。
- (5) 前記水素の導入は、水素を含んだ前記絶縁 腰からの水素の拡散によることを特徴とする請求 項1ないし請求項4記載の半導体装置の製造方
- (6)前記水雷の導入は、水滑を含んだプラズマ を用いて行うことを特徴とする語求項1ないし語 求項4記載の半導体装置の製造方法。
- (7) 前記水素の導入は、イオン往入により行う ことを特徴とする請求項1ないし請求項4記載の 半導体装置の製造方法。
- (8)前記照射光が、近泉外光であることを特徴 とする詰求項1ないし請求項7記載の半導体装置 の製造方法。
- 3. 発明の詳報な説明

[産業上の利用分野]

本売明は、半導体装置の製造方法に関する。

[従来の技術]

従来、絶縁基板上の薄膜トランジスタ(以下 TFTと称す)は、第2図に示すように、ガラス などの絶縁基板31上に、半導体薄膜32を形成 し、そこに素子を作り込んで構成されていた。

また、近年、TFTの特性向上のため、半導体 薄膜として、結晶性半導体薄膜を用いることがよ く見られる。ここで言う結晶性半導体とは、通常 使用されている早結晶クエハーに比べると、欠能 が数多く存在している早結晶半導体や、内部に1 個以上の結晶粒界を持つ多結晶半導体を言う。

[発明が解決しようとする課題]

しかしながら、上記従来例では、第3回に示すように結晶性半導体神臓32と無板31との界面や結晶性半導体神臓32とゲート絶縁臓33との界面に、 放多くの界面単位34,35が存在し、結晶性半導体神臓32に、例えば、図のようにMOSFETを形成した場合、この界面単位34・85にトラップされ、いわゆるバックチャネルを

コン 存譲内の局在単位を減らし、移動度を高くすることが行われてきた。また、アルカリイオン汚染防止のために、高純度石英や無アルカリガラスなどを基板として用いる方法をとっていた。

しかしながら、上記の方法によっても、結晶和 界のパッシベーション、ならびに、基板をわちない。すなわちない。すなわちないの方法では、半導体の中に水素が感放出し、 る過程とが共存し、さらに、半導体を譲い中の拡張 のは、外面以外の結晶性のよい場所にも水素が放 しており、有効に、対理のパッシベーションを行なう為には更に改善すべき余地が多く残されていた。

・また、高純度石英や無アルカリガラスなどの基板は、高値であり、大面積の基板に安値な素子を 形成すべく採用されるTFT本来の1つの利点を 失う結果となってしまう。

'[震撼を解決するための手段]

本発明の半導体装置の製造方法は、絶疑基体上

形成し、しきい値電圧の変動や、個号のon/off比の低下など、素子特性の劣化をもたらしていた。

また、結晶性半導体存譲として、多結晶シリコン存譲を用いることがよく見られるが、多結晶シリコン存譲内に存在する結晶粒界35には、数多くの界面準位37が存在し、これらが、キャリアをトラップすることにより、チャネル都でのキャリアの移動度を低下させてしまう。

また、基板にアルカリイオン含有量の多いガラスなどの安価な材料を用いると、基板材料中に含まれるNa。などのアルカリイオン38が、製造プロセス中の熱処理によって半導体神護の方への動し、基板との界面やシリコン等の半導体神護中に可動イオンとして存在し、素子特性の劣化や、信頼性に問題を生じさせていた。

これらの問題を解決する方法として、例えば、 素子形成後、素子の保護膜として、プラズマ CVD法により窒化シリコン臓を形成し、この保 護膜による水素パッシベーションを用いて、シリ

に、結晶性半導体神膜を形成して成る半導体被置の製造方法において、前記結晶性半導体神膜を形成してパリアとなるで、前に、水素の拡散にたいしてパリアとなるで、第2の絶縁膜やそれ形成する工程と、第記結晶性半導体神膜の粒界近傍の局所部分のみを加熱する工程と、を含むことを特徴とする。

[作用]

本発明では、結晶性半導体神膜に水素を導体神 し、かつ光照射することにより、結晶性半導体神 限内の結晶粒界や欠陥あるいは結晶性半導体神 と基所に存在するトラップ単位が有効に水素を はい、下下での半導体を で、ことが期待できる。

また、TFTのソース・ドレインなどに導入された不統治の空間的位置をほとんど変えずに、 結 品粒界や欠陥、または、半導体存額と基体との非 面などを、選択的に加熱することができるので、 数細トラングスタの製造が容易になる。

さらに、結晶性半導体帯膜のみを加熱することができることから、ガラスなどの基板からのNa^{*}などのアルカリイオンの侵入を防止でき、信頼性の向上が期待できる。

また、半導体存践上に、水素の拡散にたいして パリアとなる絶縁膜を形成しているため、存膜中 に拡散した水素のout-diffusion を防止し、上 途の効果をさらに安定して得ることが期待できる。

なお、水素の拡散にたいしてバリアとなる絶録 膜として、窒化シリコン膜を基体と結晶性半導体 薄膜との間に形成する場合には、ガラスなどの基 体からのドa゚などのアルカリイオンに対するブ ロッキングの効果も生じ、信頼性の向上はさらに 類待できる。

[实施態媒例]

以下に図面を参照しながら本発明の好適な実施
無機について説明する。

効果によってえられた大粒径多結晶シリコンや、 本出眼人が特顧昭 6 2 - 7 3 6 2 9 号公報、特顧 昭 6 2 - 7 3 6 3 0 号公報で提案しているところ の大粒径多結晶シリコンや、本出顧人が特開昭 6 3 - 1 0 7 0 1 6 号公報で提案しているところの 非晶質基板上に形成した単結晶シリコン等が用い られる。

次に、水素の拡散にたいしてバリアとなる第2の絶縁膜24を結晶性シリコン23上に形成する。水素の拡散にたいしてバリアとなる第2の絶縁膜24としては、減圧CVD法で形成した塑化シリコン膜や、第1の絶縁膜と同様にして、ブラズマCVD法で形成した窒化シリコン膜や変化酸化シリコン膜を用いることができる。

次に、照射光として、例えば近赤外光を、結晶性シリコン存限23の界面近傍、結晶粒界近傍に照射する。近赤外光は、例えば、キセノンランブ(波長0.8μm)等が通している。0.8μm 程度の波長の光を照射すると、シリコン存職23 中で、電子・正孔対が発生する。光照射により発

(第1実施意様例)

第1 図は、本発明方法により製造した半導体機 置例の断面図である。

本発明の第1の実施思様としては、まず、ガラス等の絶縁基板21上に、水素の拡散にたいしてバリアとなる第1の絶縁版として、例えば、ブラズマCVD法により、基板温度200℃~300℃で窒化シリコン膜22を形成する。本例ではこの窒化シリコン膜22中には数%~数十%の水素を含ませておく。

ここで、波長 0 . 8 μ m の光はエネルギーに換算すると、1 . 5 k e V に対応し、吸収係数は、結晶シリコンの場合、約 1 × 1 0 3 c m ⁻¹であり、透過深さは、表面より 1 / e · の独居の点で約10 μ m である。0 . 8 μ m よりも十分に波長の短い光(例えば、可復光、赤外光など)では、光

の持っているエネルギーが高く、光照射によって 発生した電子が、運電者の高エネルギー方向まで 存在するようになり、速電帯中の電子の衝突によ り、存膜全体が加熱されてしまい、基板の加熱、 水素の超脱、ドーピングされた不義物の拡散を引 を起こしてしまう。

逆に、 0 ・8 μm よりも十分に被長の長い光 (例えば、被長1 ~数μm の光)では、腰が厚い 場合、光が表面からかなり深くまで浸透し、これ により、表面だけでなく、かなり深いところで も、電子・正孔対が発生し、再結合を起こし発熱 してしまう。したがって、デバイス動作に必要と なる薄膜の表面付近のみを、効率よく加熱するこ とができなくなるおそれがある。

以上から、0.7μmより大きく、1.0μmより小さい波長、好適には0.8μm程度の波長を持った近赤外光による光照射が、本発明では最適である。

また、このときに発生する熱は、存譲中の水素 の拡散が起こり始める300でより高く、また、

に対してパリアとなる絶縁膜を形成することにより、熱処理によって水素が拡散する際、結晶性シリコン薄膜表面からの aut-diffusion を防止でき、水素によるパシベーション効果をさらに高めることができる。

(第2実施思様例)

第1 実施思様例では、窓化シリコン膜 2 2 中に は数%~数十%の水素を含ませていたが、本例で はそれに替え、プラズマ C V D 装置を用いて、 チャンパー内に水素ガスを導入した後、放電を起 し、水素プラズマにより、結晶性シリコン薄膜中 に水素を導入する。

本例でも、光照射を行うが、この光照射中に、 プラズマ中から導入された水素が、結晶性シリコン 辞膜中に拡散することにより、道訳的に加熱された下地界面に存在する界面単位や結晶性シリコンの放弃の大路単位を終端し、下地界面でのパックタイネルの発生を抑制し、かつ、粒界のポテンシャルを小さくし、移動度を大きくする。また、 存膜中の水煮が再び外へ拡散しない 6 0 0 ℃ より も低い温度で行うことが好ましく、これは、照射 光の光量を関節することで実現できる。

この光照射を行う際の雰囲気ガスとしては、N₂、Ar、H₂あるいはそれらの混合ガスなど
があげられる。

この光照射中に、登化シリコン臓中に存在する 水震が、結晶性シリコン移験中に拡散することに より、選択的に加熱された下地界面に存在する界 面単位や、結晶性シリコン存膜中の欠陥単位を、 結晶性シリコンの粒界に存在する界面準位を表 し、下地界面でのバックチャネルの発生を抑制 し、かつ、粒界のポテンシャルを小さくし、移動 度を大きくする。

また、基板と結晶性シリコン稼譲との間に強化シリコン膜を形成することで、ガラス等の基板からのNa。等のアルカリイオンに対してプロッキングの効果を持たせることができ、信頼性がより一層向上する。

また、結晶性シリコン薄膜両面に、水素の拡散

この光照射中に発生する熱は水素の拡散が起こり始める30.0でより高く、また、腰中の水素が再び外へ拡散しない600でよりも低い温度で行う必要があり、これは、照射光の光量を調節することで実現できることは第1実施思様例と同様であ

(第3実施態様例)

本例では、登化シリコン膜 2 2 中には飲料~数 十%の水素を含ませておくことに替え、水素を、 通常のイオン注入方法により、結晶性シリコン様 膜中に導入する。

本例でも、光照射を行うが、この光照射中に、 イオン注入された水素が、結晶性シ リコン溶験中に拡散することにより、選択的に加 熱された下地界面に存在する界面単位や、結晶性 シリコン溶験中の欠陥準位や、結晶性シリコン を 対界に存在する界面単位を 発端し、下地界面での パックチャネルの発生を抑制し、かつ、 対界のポ テンシャルを小さくし、 お助度を大きくする。

また、この光無計中に発生する焦は、水業の拡

数が起こり始める300でより高く、また、膜中の水素が再び外へ拡散しない600でよりも低い温度で行う必要があり、これは、照射光の光量を調節することで実現できることは第1実拡燃機例と何様である。

[夹篮例]

本発明の実施例を、図面を用いて詳細に述べ 3.

第2図は、本発明によるMOSFETの製造工程を示す模式的断面図である。

(実施例1)

ガラス基板上21に、水滑の拡散にたいしてバリアとなる第1の絶縁膜として、プラズマCVD法で、SiH。/NH。混合ガス系により、窒化シリコン膜22を1000人堆積した。堆積条件としては、平行平板型プラズマCVD装置を用い、SiH。(10%H。希釈)液量15 sccm、NH。流量10 sccm、圧力0.16 Torr、放電パワー3.5 W、基板温度300℃の条件で、35分間堆積を行った。こ

(d)).

次に、水素の拡散にたいしてパリアとなる第2の絶縁膜として、第1の絶縁膜22と同様の方法にて、ブラズマCVD法により、登化シリコン膜27を5000人堆積した。

次に、光波長 0 . 8 μm、 パワー 1 0 0 0 Wの キセノンランプを H 。 ガス 雰囲気のもとで距離的 1 0 cmのところから照射した。このときキセノ ンランプの実行パワーは、 4 0 W / cm² 程度と 考えられる(第 2 図(ε))。

次に、所望の領域にコンタクトを関孔し、 A. A. を堆積させパターニングしてソース、ドレイン電 福 2.8 及びゲート電極 2.9 を形成した。

がラス基板上に直接多結晶シリコン稼譲を形成した基板に形成したMOSFETと、本実施例により作成したMOSFETの電気特性の割定の比较したところ、本例では、電子移動度は2倍以上となり、しきい値電圧の変動幅は1/2以下に縮小された。

このことは、無処理によって、登化シリコン膜

の条件で堆積した変化シリコン膜中には、IR (赤外分光)分析の結果、約10%の水素が含まれていることが分かった(第2因(a))。

次に、RFプラズマCVD法により、SiH₂ C A₂ / H C A / H₂ 混合ガス系にて、変化シリコン譲2 2 上に、多結晶シリコン溶膜 2 3 を 1 0 0 0 人 堆積 した。堆積 条件 としては、SiH₂ C A₂ : 0 . 9 s c c m、 H C A: 1 3 0 s c c m、 H₁ : 2 0 0 s c c m、 E力: 2 . 0 T o r r、 R F p o w e r : 6 0 W、 基 板温度: 2 3 0 ℃ で行った。この条件下では、変化シリコン膜 2 2 上には、粒径が約 1 . 0 μ m の 多結晶シリコン溶膜が堆積 した(第 2 図 (b))。

次に、スパッタ法により、ゲート絶縁膜としてSiO。 購24を500人地後させた後、スパッタ法によりA2を堆積し、パターニングを行いゲート電腦25を形成した(第2図(c))。

次に、イオン注入法により、P・を注入し、 ソース・ドレイン領域26を形成した(第2図

2 2 から、多結晶シリコン様膜 2 3 中に水素が拡 散し、下地界面、及び、多結晶シリコン様膜 2 3 中の結晶粒界に存在する界面準位を移輪し、準色 の数が減少し、下地界面でのパックチャネルパリア 生が抑制され、かつ、粒界のポテンシャルパリア が低下したためと考えられる。こので果の E S R (電子スピン共鳴) 測定をした結果の E S R (電子スピン共鳴) 測定をしたお果の 最シリコン様膜中のダングリングポンドの密度 が、熱処理によって、1 行以上低下していたとい う事実からも明らかである。

さらに、このとき、選択的に非面準位近傍が加熱されたために、ソース・ドレイン領域 2 6 の不能物の拡散は起こっていないことも確かめられた。

また、水素の拡散にたいしてパリアとなる酸化シリコン膜 2 2、2 7 の効果については、例えば、この登化シリコン膜 2 7 の有無により、多結晶シリコン薄膜 2 3 中に存在する水素の密度が、1×10 20 cm - 3 のオーダーから1×10 10 cm - 3 のオーダー以下に低下していることから、

この膜が、水素のout-diffusion に対してバリア として作用していることが分かった。

また、信頼性試験においては、高温高温試験に よっても、電気特性の変化は殆ど無く、信頼性も 十分なものであった。

これは、童化シリコン膜22が、ガラス基板からのアルカリイオンの拡散にたいして、ブロッキングしているためと考えられる。

また、本実施例において、光照射により、水素 を拡散するのと同時に、ソース・ドレイン領域の 活性化も可能であることが、電気特性の測定から 弱らかとなった。

(実施例2)

第1の実施例で用いた、ゲート絶縁膜24のSiO2500人のかわりに、第2の実施例として、スパッタ法によりSiO2膜を200人、つづいて、水素の拡散にたいしてパリアとなる絶縁膜として、プラズマCVD法により、強化シリコン膜を300人堆積させた後、ゲート電極25を形成した。SiO2膜を先に堆積させたの

圧CVD法により堆積した登化シリコン膜を用いても、同様の効果があった。

(実施例3)

第1の実施例で述べた、ゲート絶縁膜24のSiO』500人のかわりに、第3の実施例として、水素の拡散に対してパット絶縁膜として、水素の拡散に対したがり空化酸化シリコン膜500人堆積させた。強化シリコン膜はいるようにでは、よく知られて、選やでは、よく知られて、選がでは、は変化を対して、は3.0~2になるようにした。

他の工程は第1の実施例と同様である。

本実施例において、水素の拡散にたいしてパリアとなる第2の絶縁額として、登化酸化シリコン 膜を用いても、多結晶シリコン浮膜中の水素の密 度は、登化シリコン膜を用いた場合と全く変化無 は、よく知られたように、食化シリコン膜だけで、ゲート的緑膜を構成したときの膜中の分極によるMOSFETの電気的特性の劣化を防ぐためである。

他の工程は、第1の実施例と同様である。

本実施例において、水素の拡散にたいしてパリアとなる第2の絶縁膜として、登化シリコン膜の 限厚を300人としても、多結晶シリコン存譲中 の水素の密度は、登化シリコン膜厚を5000人 とした場合と全く変化無かった。

また、保護膜として、SiO。膜5000人を 用いた場合についても、水素の密度に変化せな かったことから、強化シリコン膜300人でも十 分パリアとして作用していることが分かった。

また、ゲート純緑膜として変化シリコン膜と厳 化シリコン膜の2層構造を用いたが、これについても、SiOn 膜を用いた場合と比較して、電気 特性の劣化は、殆ど認められなかった。

また、本実施例では、パリア語として、プラズマCVD法による登化シリコン膜を用いたが、減

かった。

また、ゲート絶縁膜として変化酸化シリコン膜を用いたが、これについても、SIO。膜を用いた場合と比較して、電気特性の劣化は、殆ど認められなかった。

(実施例4)

第1の実施例で述べた、ゲート・純雑膜24の S102500人を増積し、ゲート電極25を形成したのちに、ここでは、水素の導入法として、 第4の実施例として、平行平板型プラズマCVD 装置を用い、水素プラズマを照射した。

水素プラズマ条件としては、圧力 0 . 1 6 Torr、放電出力 6 0 0 W、 基板温度 3 0 0 で、照射時間 3 0 分で行なった。

他の工程は、第1の実施例と同様である。

本実施例においても、MOSFETの電気特性の改善にたいして、第1の実施例と同様の効果が得られた。

(実施例5)

第1の実施例で述べた、ゲート絶縁膜24の

特開平3-185736 (ア)

SiO: 500 Aを堆積し、ゲート電極25を形成したのちに、ここでは、水素の導入法として、第5の実施例として、イオン注入法により、水素を、ドーズ量1 E 1 6 c m - 3、加速電圧20 k e V の条件で、多結晶シリコン辞膜全面に注入した。

他の工程は、第1の実施例と同様である。

本実施例においても、MOSFETの電気特性の改善に対して、第1の実施例と同様の効果が得られた。

ことができるようになった。

4. 図面の簡単な説明

第1. 図は、本発明を特徴づける半導体装置の断 面図である。第2. 図は、本発明によるMOSPE ての製造工程を示す模式的断面図である。第3. 図 は従来技術の問題点を説明するための数略図である。

(記号の説明)

- 21 … 基板、22 … 水素の拡散にたいしてバリアとなる第1の絶縁膜、23、32 … 半導体得膜、27 … 水素の拡散にたいしてバリアとなる第2の絶縁膜。

号公和、特顧昭 6 2 - 7 3 6 3 0 号公和で提案しているところの大粒径多結晶シリコンや、本出額人が特別昭 6 3 - 1 0 7 0 1 8 号公報で提案しているところの非晶質基板上に形成した単結晶シリコンなどを用いても、同様の効果があったことは含うまでもない。


[発明の効果]

本発明によれば、半導体薄膜下地界面の界面単位を減らし、バックチャネル効果を抑制することができ、かつ、半導体薄膜内に存在する単位をも低減でき、その結果、しきい値電圧の変動幅の結小やキャリア移動度の向上等、TFTの電気的特性を向上させることができた。


なお、水素の拡散にたいしてパリアとなる絶縁 膜として、登化シリコン臓を用いる場合には、基 体からのNa*などのアルカリイオンの侵入をブ ロッキングすることができ、TFTの信頼性が向 上させることができた。

この結果、安価なガラス基板上に、電気特性、 及び、信頼性の優れたTFTを、容易に形成する

第 | 図



特開平3-185736 (8)



DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

Image available 03522836

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.:

03-185736 [JP 3185736 A]

PUBLISHED:

August 13, 1991 (19910813)

INVENTOR(s): SUGAWA SHIGETOSHI

KONDO SHIGEKI

MIZUTANI HIDEMASA

APPLICANT(s): CANON INC [000100] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

01-324579 [JP 89324579]

FILED:

December 14, 1989 (19891214)

INTL CLASS:

[5] H01L-021/336; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R004 (PLASMA)

JOURNAL:

Section: E, Section No. 1131, Vol. 15, No. 442, Pg. 17,

November 11, 1991 (19911111)

ABSTRACT

PURPOSE: To reduce the interface level at a substratum interface of a semiconductor thin film and to enhance the electrical characteristic of a TFT by a method wherein hydrogen is introduced into a crystalline semiconductor thin film, light is irradiated and only a local part near a grain boundary or near an interface of the crystalline semiconductor thin film is heated.

CONSTITUTION: A first insulating film and a second insulating film 22, 27 which act as barriers against the diffusion of hydrogen are formed on both the upper side and the lower side of a crystalline semiconductor thin film 23; hydrogen is introduced into the crystalline semiconductor thin film 23. light is irradiated; only a local part near a grain boundary or near an interface of the crystalline semiconductor thin film 23 is heated. In this case, the hydrogen is introduced into the crystalline semiconductor thin film 23 and the light is irradiated; as a result, the crystal grain boundary or a defect inside the crystalline semiconductor thin film 23 or the interface between the crystalline semiconductor thin film 23 and a substrate 21 is heated selectively, a trap level existing in these places is terminated effectively at the hydrogen, the number of trap levels can be reduced. Thereby, it is possible to enhance the electrical characteristic of a semiconductor device such as a TFT or the like.

DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

008774552 **Image available**

WPI Acc No: 1991-278567/199138

XRAM Acc No: C91-121023 XRPX Acc No: N91-212649

Thin-film FET mfr. - forming hydrogen-diffusion barrier film on insulator substrate, by depositing crystal semiconductor thin film etc. NoAbstract

Dwg 1/3

Patent Assignee: CANON KK (CANO)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 3185736 A 19910813 JP 89324579 A 19891214 199138 B

Priority Applications (No Type Date): JP 89324579 A 19891214

Title Terms: THIN; FILM; FET; MANUFACTURE; FORMING; HYDROGEN; DIFFUSION; BARRIER; FILM; INSULATE; SUBSTRATE; DEPOSIT; CRYSTAL; SEMICONDUCTOR;

THIN; FILM; NOABSTRACT Derwent Class: L03; U11; U12

International Patent Class (Additional): H01L-021/33; H01L-029/78

File Segment: CPI; EPI